Eletronica Digital - teoria e Laboratorio

50 %
50 %
Information about Eletronica Digital - teoria e Laboratorio
Education

Published on February 5, 2014

Author: pimenteldonascimento

Source: slideshare.net

Description

Eletronica Digital - teoria e Laboratorio

Eletronica Digital Teoria e Laboratorio www.baixebr.org EDITORA AFILIADA

Seja Nosso Parceiro no Combate aC6pia lIegal A c6pia ilegal e crime. Ao eletua-Ia, 0 in frator estara cometendo um grave erro, que e inibir a producao de obras literarias, prejudicando profissionais que serao atingidos pelo crime praticado. Junte-se a nOs nesta corrente contra a piralaria. Diga nao a c6pia ilegal. Seu Cadastro Se E Muito Importante para Nos voce nao comprou 0 livro pela Internet, ao preencher e remeler a ficha de cadastro constante no final desta publicacao, voce passara a receber infonnacOes sobre nossos lancamentos em sua area de pretenencia. Coohecendo melhor nossos leilores e suas prelerencias, vamos produzir titulos que alendam suas necessidades. Obrigado pela sua escolha. Fale Conosco! Evenluais problemas referenles ao conleUdo deste livro serao encaminhados ao(s) respectivo(s) aUlor(es) para esclarecimenlo, excetuando-se as duvidas que dizem respeilo a pacoles de soflwares, as quais sugerimos que sejam encaminhadas aos dislribuidores e revendedores desses produtos, que estao habilitados a preslar todos os esclarecimentos. Os problemas s6 podem ser enviados por: 1. E-mail: producao@erica.com.br 2. Fax: (11) 2097.4060 3. Carta: Aua Sao Gil, 159 - Taluape - CEP 03401-030 - Sao Paulo - SP Eletronica Digital - T eoria e Laborat6rio

Paulo Alves Garcia Jose Sidne i Colombo Martini Eletr6nica Digital Teoria e Laborat6rio 2~ Edigao 3il Reimpressao Sao Paulo 2010 - Editora Erica Ltda.

Copyright © 2006 da Editora Erica Ltda. Todos os direitos reservados. Proibida a reprodul(OO tota l ou parcial, por qualquer meio ou processo, especialmente por sistemas graficos, microfilmicos, fotograflcos, reprograflClJs, /ooo;lrilflCOs, videografms, inlemet, e-books, Vedada a memorizaf;ao elou recuperal(1lo total 01.1 pardal em qualquer sistema de processamento de dados e a inclusoo de qualquer parte da obra em qualquer prograrna juscillerml!ico, Esses proibiilJes aplicam·se tambem as caracteristicas grillicas da obra e sua editoracoo. A violrn;OO dDS direitos autorais punivel como crime (art. 184 paragrafos, do C6digo Penal, conforme lei r>Q. 10.695, de 07.01 .20(3) com pena de reclu soo, de dois 8 qualm anos, e multa, oonjuntamenle com busca e apreensoo e indeniza¢es diversas (artigos 102, 103 paragrafo linico, 104, 105, 106 e 107 itens 1, 2 e 3 da lei n ~ 9.610, de 19.06.1998, lei dos Direitos Autorais). Os Autores e a Editora acreditam que lodas as informa<;oos ~ui apresentadas estao corretas e pod em ser utilizadas para qualquer fim leg al. Entretanto, nao existe qualquer garantia, explicita au implicita, de que 0 usa de tais informacoes COl"lduzini sempre ao resultado desejado. Os names 00 sites e empresas, porventura mencionooos, foram ulilizados apenas para ~strar os exemplos, nao tendo villCU lo nenhum com 0 li vro, n1'l0 garantindo a sua existencia nem divulg8!;ao. Eventuais erratas estaroo disponiveis para download no site da Editora Erica ContelID adaplado eo Novo AcordoOrtografico da Lingua Portuguesa, em exeaJCfOO desde l~de janeiro de 2OO9 e a e "Algumas imagens utilizadas neste livro foram obtida s a partir do CorelDRAW 12, X3 e X4 e da CoIer;ao do MasterC li ps/MasterPhoto~da lMSI, 100 Rowlarld Way, 3rd floor Novato, CA 94945, USA Dados Internacionais de Cataloga~ao na Publica~ao (CIP) (Camara Brasileira do Livro, SP, Brasil) Garcia, Paulo Alves. Eletr6nica Digital: Teoria e Laborat6rio I Paulo Alves Garcia, Jose Sidrlei Colombo Martini. -- 2. ed. -- Sao Paulo: Erica, 2008. Bibliografia. ISBN: 978-85-365-0109-3 1. Eletr6nica digital 2. Eletr6nica digital Colombo. II. Titulo. Estudo e ensino I. Martini, Jose Sidnei 08-05731 CDD-621 .381507 Indices para catalogo sistematico 1. Eletr6nica digital : Estudo e ensino 621.381507 CoordenaifOO Editorial Capa: Editora,..ao e Finalizat;a,o: Rosana Arruda da Sil~a Mauricio S. de Frooo;:a Pedro Paulo V. Herruzo FJa'llo ElI';lenio de Lima Mar1eoo Teresa S. Alves Carla de Oliveira Mora is Editora Erica Ltda. Rua Silo Gil, 159 - Tatuape CEP: 03401-030 - Sao Paulo - SP Fane: (1 1) 2295-3066 - Fax: (11) 2097-4060 www.editoraerica.com.br EJetronica Digital - Teoria e Laborat6rio

Dedicatoria Aos meus queridos filhos Daniel e Andre, grandes companheiros e motivadores de meu esfon;:o, pela incentivo e apoio que tern me dedicado; AQuerida Denise pela seu apoio espirituai presente a todD instante; AQuerida Marcia pele apoio e companheirismo em todos os momentos. Paulo Garcia A Maristela, Querida esposa e companheira de tadas as horas; Aos filhos queridos Giuliana e Guilherrne , a quem pertence 0 futuro; Ao netinho Hector por mostrar que a vida se renova. Sidnei Martini Feliz 0 homem que descobre a sabedoria e adquire inteligencia! Pais adquiri-Ia vale mais do que a prata, e seu lucro mais que 0 curo. Proverbios 3, 13-14

Agradecimentos Ao Prof. Dr. Jose Sjdnei Colombo Martini , amigo, orientador e parceiro nesta obra, peia dedicac;ao, paci~ncia e imprescindiveis orienta<;:oes ao prograrna de doutorado. A Escola Politecnica da Universidade de sao Paulo pelo apoio e pela qualidade do programa de doutorado que me permitiu desenvolver a Tese que motivou e fundamentou este Iivro e pela obtenc;:ao do titulo de Dcutar. A Escola de Engenharia da Universidade Presbiteriana Mackenzie pelo incentivD, pela preciosa ajuda na disponibiliza<;:ao do lahorat6rio de eletr6nica durante 0 programa de doutorado e pela continuidade de apoio, permitindo 0 meu desenvolvimento profissional e acaciemico nessa notavel e tradidonal Jnstitui~o. Paulo Garcia Aos colegas do Departamento de Engenharia de Computar;a,o e Sistemas Digitais da Escola Politecnica da Universidade de Sao Paulo , docentes e funcionarios, que fazem de suas carreiras profissionais urn terreno fertil, do qual brotam novos talentos e novas competencias que transformam alunos em mestres. Sidnei Martini E1etrOnica Digital - T eorio e Labornt6rio

Sumario Capitulo 1 • Experiencia Nil 1 • Pam.lias L6gicas TTL e CMOS .................. 17 1.1 Introdu~o te6rica ... ........... ... .. .... ............. .. . ..... ..... ... .. ...... , 17 1. 1.1 familia l6gica TfL - L6gica de transistores e transistores ...................... 18 1.1. 2 Famllia l6gica CMOS.... ...... ...... .......... ...... ... .... .......... .. ................. 30 1.2 Projeto para a experiencia..... ......... ... . .... ....... ...... ..... ... ... ... .... .. 44 1.3 Usta de material de laborat6rio para a experiencia .... ..... .. ... ...... .. ......... .... 45 1.4 Experiencia................... ................ ... ......... ... ..... ... .... ....... ............ .... . .. 45 1.4 .10bjetivos. ...................... .......... ................................................. 45 1.4.2 Comentarios importantes.......... ... ..... .......... .................. 46 1.4.3Identifica~ao dos participantes ... . ... . .. ........... ...... ...... . ... .... ... ..... 46 1.4.4 Oatas....... ........ ..... ... .. .. ... ...... .......... .. .. .. .... ..... ..... 46 1.4.5 Prova de habilitacao a realiza~o da experi~ncia ................ .......... ........ 46 1.4.6 Proceclimento......... .. .. .. ........... .... ................ .. .......................... 46 1.4. 7 Prova de avalia~ao final ..... 50 Capitulo 2 . Experiencia N2 2 - Circuitos Combinacionais ............... ......... 53 2.1Introduc;:ao te6rica ........................................................... ............. ................... 53 2.1.1 Circuitos combinacionais ... .... .............. ...... ......... ................ ..... ......... 53 2.1.2 L6gica booleana ..... ...... ...... ......... ......... ............ ...... 53 2.1. 3 Principais opera~6es booleanas.. .. ... ...... . .... ..... ... .. ..... .......... 54 2.1.4 Minimizacao de func;:6es booleanas ........ ....... ..... .............. . ......... 55 2.2 Projeto para a experiencia.... ... ........ .... ....... .. .............................. . ......... 58 2.3 Usta de material de laborat6rio para a experiencia ........... ... ............ ......... 58 2 .4 Experiencia... .. ... .......... .. .. ... ........... ... ... .. .......... . .......... .... .. ... ... ... .... ... . 58 2.4.1 Objeti""'..... .......... .. ........ ..... ..... .... .. ....... ... . 58 2.4.2 Comentarios importantes........... .............. .. ............ ... .... 59 2.4.3 Identificacao dos participantes ............ ..... ............. .......... 59 2.4.4 Datas............ .. ... .. .. .. ............ ...... ... ...... .... ... 59 2.4. 5 Prova de habilitac;:ao a experiencia ..... . ......... 59 2.4.6 Procedimento... .......... ... ... ... ........ ... .. ... 59 2.4 .7 Prova de avalia~o final.... ........................ ............ . .................. 60 Capitulo 3 - Experiencia Nil! 3 - Clrcuitos Aritmeticos Somadores e Subtratores .. .............................. ................. ... 63 3. 1 Introducao te6rica... ...... ...... ............. ....... ................. .. .. . .. ..... 63 3. 1.1 Adic;:ao de numeros binarios...... ......... ....... ........ 63 3.1. 2 Subtra~ao de nu.meros binarios.... ... .. .. .. .... ........ 69 3.1 .3 Complementa~ao de numeros binarios.. .... ..... ........ ...... ... ... ..... 71 3. 2 Projeto para a experiencia.......... ........ .... ...... ...... .... .. ..... ...... 71 3.3 Usta de material de laborat6rio para a experiencia ........ ........ ........................... 72

3.4 Experiencia ..... ......................................... .. ............ ........... ..... 72 3.4.1 Objetivos...... .......... ......... ............ .. .. .............................. 72 3.4.2 Comentarios importantes ......... .. .. ............................. ... .. ..... 73 3.4. 3 Identificayao dos participantes. .. ..... 73 3.4.4 Oatas ... .. .. .. ............. . .. ................................................ 73 3.4.5 Prova de habilita~o ........................................................................ 73 3.4.6 Procedimento ............... ................. .............. .. ............ 73 3.4. 7 Prova de avalia~ao finaL ......... .. . ...... ........ .. .. ....... 74 Capitulo 4 - Experiencia NR4 - MuitiplexadoreslDemultiplexadores ............... 7 7 4 . 1 Introdw;ao te6rica .......................................................................................... 77 4.1.1 Multip!exadores (MUX) ................. .. ................... .... ........................... 77 4 .1.2 Oemultiplexadores (OEMUX) ..... .. ............................. ......... ......... ...... 79 4.2 Projeto para a experiencia ............. ....... .. .......... .............. ... .. ....... 8 1 4.3 Usta de material de labarat6rio para a experiencia ............................................ 82 4 .4 Experiencia ............................. ................................................................ .... 82 4.4 .1 Objetivos. .................................. ............... ........ 82 4 .4.2 Comentarios importantes ......... .... .... ...... ............. .. ........ .. . .. ... ...... 83 4.4.3 Identifica~ao dos participantes ........ ...... ............... ...................... .......... 83 4.4 .4 Oatas..... .................... .................... .................... .................. 83 4.4.5 Prova de habilita~o a realiza~ao da experiencia ................................... 83 4.4.6 Procedimento. .. .. .. ............... .. ....... .... .. .......... ...... ... 83 4.4. 7 Prova de avaliar;ao finaL ............ ...... .. ............. ..................... ...... ....... 84 Capitulo 5 - Experiencia NR 5 - Flip-Fl ops e Registradores .......... ............. 8 7 5.1Introdu~a o te6rica ............... .. ................. ................. .. .... ............. ....... 87 5.1.1 Entradas sensiveis a borda x entradas sensiveis ao estada ..... ........... .. .. 87 5.1. 2 FUp}lop RS ...................... ......... .......... .............................. .......... .. 88 5.1.3 Flip}lop D........ .................... .................... .. ........................ 89 5.1.4 Fli,,!lops JK ..................................................................................... 92 5.2 Projeto para a experiencia . .. ................... ..................... .................. ... ........... 93 5.3 Usta de material de laborat6rio para a experiencia .......... ...... ................... ........ 94 5.4 Experiencia..... .. .. .. ............... .. ... ......... ... .. .. .......... ............ .......... ..... 94 5.4.1 ObJetivos............ ..... ............... ........................... ........................ .. .... 94 5.4.2 Comentilrios importantes .............. ................................................... 94 5.4.3 Jdenti fica~ao dos participanles........ .......... .. ........ ...... .............. . 95 5.4.4 Oatas ... .... ........... ... .................... ........... .. ...... .... ... ....... 95 5.4.5 Prova de habi!ita~ao ......... .. ...... .. ...... ................... ............... ... .......... 95 5.4.6 Procedimenlo.. ........... ............ .. .......................................... 95 5.4.7 Prova de avaliac;:ao final ............................................................. ........ 96 Capitulo 6 - Experiencia N2 6 - Contadores ..................... ....... ............. .... 99 6.1 Inlrodu~ao le6rica . ................. ...... ........ .. .... 99 Eletronica Digit,,-I - Teona e Laborat6rio

6.1.1 Contadores asslncronos ... .............. .. ... .......... ......... ...... 99 6.1.2 Contadores sincronos....... .................... .99 6. 1.3 Uso de JlirrJlops para construir contadores sincronos .......................... 99 6.1.4 Contadores binarios ................... ... .... ..... .... .... .... .................... 100 6.1.5 Contador binfl.lio integrado 7493. .. . .. ...... ............. ....... 101 6.1.6 Contador decimal integrado 7490 .. ... ... .......... ....... .. .......... .. 102 6.1.7 Contador m6dulo-N ........... ............. .. .. .. ................... ........ 103 6.2 Projeto para a experi€mcia... ..... ......... .. .... . ................................. ............. 105 6.3 Usta de material de laborat6rio para a experiencia ............ .. ........... 106 6.4 Experl~ncla .. . ...... ...................... ... .............. .. .. .. .. ... ... .. 106 6.4.1 Objetivos.... .................... ........................... 106 6.4 .2 Comentitrios importantes....................... ..................................... 106 6.4.3 Identifica~o dos participantes ........................................................ 106 6.4.4 Datas .. .................... ........... ... .... ................... ........ ... .... .... 107 6.4.5 Prova de habilita~ao da experiencia ................................................ 107 6.4.6 Procedimento.. ................... ...... .. 107 6. 4.7 Prova de avalia~ao final ................. ..108 Capitulo 7 - Experiencia N5! 7 - Circuitos Sequenciais Sincronos .. ........... l09 7.1 Jntrodu~ao te6rica..... ..... ... .. ...... ........... ............ 109 7.1.1 Si5temas digitais basicos .................................................................. 109 7.2 Projeto para a experiencia......................................... ..................... .... .... 121 ......... 124 7.3 Lista de materia] de laborat6rio para a experiencia ......... . 7.4 Experiencia .... .. ... ... ......... .............. .................... .. 124 7. 4.1 Objetivos.......... ........... .. ........................ ... 124 7. 4.2 Comentarios importantes..... .. ... ... .... . .................. ...... 124 7.4.3 Identificavao dos participantes .. ............. .. ......... ... .. .. .. 124 7.4.4 Datas .............. ...... ............ .. . .. .......... .. . ... ... ... 125 7.4.5 Prova de habilitay30 a experiencia ................................................... 125 7.4.6 Procedimento ........ ................................................... 125 7.4.7 PTOva de avalia~ao fi nal .......... ............. ............................................ 126 Capitulo 8 - Experiencia Nil 8 - Memorias ......... .................. ....... ........... 131 8.1 Introdw;:ao te6rica ................ ... ............. ........................ 13 1 8. 1. 1 Classificac;ao das mem6rias. ..... .......................... .132 8. 1.2 Mem6rias apenas de leitura ... ...... .... . ..... .. .. ....... .1 32 8 .1. 3 Mem6rias de escrita/leitura - RAM .. ......... .......... .. ....... 136 8. 1.4 Encadeamento de mem6rias ................. . ................... . 141 8.2 Projeto para a experiencia.. ............. .... ......... ...................... ... 142 8.3 Usta de material de laborat6rio para a experienoa ................................. 143 8. 4 Experiencia............. ................... ................ .............. .. 143 8.4.1 Objetivos............. . ................... ....................... ......... .. ... .. .... 143

8.4. 2 Comentarios importantes ... .... . 143 8.4.3 Identificac;:ao dos participantes ........... . ..... . 144 8.4.4 0atas.. . ... .. .. .... . .... .. .. .. .. .. . ........................ . .......... .. .. .. .. . 144 8.4.5 Prova de habilita~ao a experiencia ............... ........... .... .. .. 144 .......... .. .. .......... ... .. 144 8.4.6 Procedimento .... . 8.4.7 Prova de avalia<;ao final .. ... 145 Capitulo 9 - Experiencia N2 9 - Implementa-rao de Fun-roes LOgicas com Mem6rias ...................................................... 147 9.1 IntrodU(;:ao te6rica .................. .. ..... .... . 147 9.1.1 Mem6rias ROM/PROM/EPROM utilizadas como circuitos combinacionais . . .. ...... ... ... 147 9.1.2 Mem6rias ROM/PROM/EPROM utilizadas como .. ... 148 circuitos sequenciais sincronos 9.2 Projeto para a experiencia ..... .. ........ .. ... ... .. ....... .. . .150 9.3 Usta de material de Iaborat6rio para a experiencia ...... .. ... . .......... .... ........... 151 9.4 Experiencia .. .. ... .... .... . .. .. .. 151 9.4.10bjetivos .. ..... .... ... .... .. .. .. .... ... .. .. . ...... .. ... . .. 151 9.4.2 Comentarios importantes.. ..... ... ...... 15 1 9.4.3 Identifica<;a.o dos participantes ... .. .... ..... . ..... ............ 152 9.4.4 Datas .... .. .... .... . .. ............ .... .. ... . .. ..... ... .... . 152 9.4.5 Prova de habilita<;ao a experiencia. .............. . ...... ... ... 152 9.4.6 Procedimento ..... .. ... .... ... .. ... .. .. . .. .. .. .. ........ .. ................. . .. .. 152 9.4.7 Prova de avalia<;ao final ........... .... .. ... .. ..... .. ... .. .. .. ... .. .. .. ..... ...... 153 Capitulo 10 - Experiencia NQ 10 - Conversores Digital/ Anal6gico e Anal6gico/Digital ............................................................ 155 10.1 Introdw;ao te6rica .. ... .. .. . ......... .... . ............ ............... . .... . 155 10.1.1 Conversor Oigital/Anal6gico (D/A) .. .. . 155 10.1.2 Conversor Anal6gicolDigital (AID) ....... ... ... 164 10.1.3 Multiplexa<;ao de sinais... . .... .. ...... 172 10.2 Projeto para a experiencia ..... ..... .... .... .... .. .. ..... ..... ... 173 10.3 Usta de material de laborat6rio para a experiencia .. 174 10.4 Experiencia ...... ... .... .. .. . ......... .. .... ..... .... .. 174 1O.4.10bjetivos. .. ...... ... ....... .... . ... .... .... ... .... 174 10.4.2 Comentarios importantes ... 174 10.4.3 Identificac;:ao dos participantes . .... ... . ... ... . ....... . 174 10.4.4 Datas.. ... ..... ..... .... ... . ...... . 175 10.4.5 Prova de habilita<;ao a experiencia .... .... .... . ... .. ... ........ .......... .... .... . 175 10.4.6 Procedimento .. ... ........ ... ..... . . 175 10.4. 7 Prova de avalia<;ao fina!...... .......... .. ... . .... ........ 176 Bibliografia ............ ............................................................................ 178 Indice Remissivo .................................................. ............................... 181 Setronica Digital- Teori(l e Laborat6rio

Prefacio Esta obra e fruta da experh~ncia de 20 anos em salas de aula , ministrando a disciplina de E1etronica Digital, em escolas de Engenharia Eletrica, aliada ao trabalho de pesquisa desenvolvido na tese de doutorado do Prof . Dr. Paulo Alves Garcia. E frule tambem de 40 anos de experiencia didatica similar do Prof. Dr. J ose Sidnei Colombo Martini, orientador da citada tese de doutorado. Nessa pesquisa, orientado e orientador desenvolveram uma nova forma pedag6gica para ta mar mais efetivo 0 ensino de laborat6rio nas escolas de engenharia, a qual se utiliza de tecnicas de ensino a distancia aliadas a uma metodologia em que se avalia e se exige 0 aprendizado integral nas disciplinas basicas e fund amentais do cursa. Ao longo desse trabalho, fcram pesquisadas as escolas de engenharia das principais universidades do Pais quanta aos laboratorios de sistemas digitais. Detectaram-se dificuJdades e necessidades. A partir desse levantamento foi desenvolvida a proposta de urn sistema que ajuda os professores a preparar os alunos de uma forma ludica, Trata-se de uma sistematica voltada ao aumento da efici@:ncia do ensino em aulas de laboratorio de sistemas digitais e que permite a sua utiliza¢o em outras areas do conhecimento. Por melD da Tecnologia da Informa¢o e db acesso a Internet, otimiza-se a atua¢o do professor, no sentido de multiplicar sua presen<;a e suporte aos alunos. Outro aspecto abordado na proposta e a sistematica de avaliayao que permite ao aluno encerrar cada etapa do processo de aprendizado, apenas quando captar a totalidade dos conhecimentos transmitidos. Desta fonna , assegura-se que 0 aluno aprovado no processo domine 0 conteudo de modo a mensurar sua dificuldade no processo de ensino por meio do estabelecimento de urn parametro de avalia<;ao. £Stamos hoje em urn mo mento de transiyao em que ha uma evolu<;ao dos conceitos iniciais do ensino em laborat6rio. 0 laborat6rio tradicional, totalmente presencial, enfrenta dificuldades, restri<;6es de horarios e quantidades de salas e equipamentos. Com 0 avan<;o da Tecnologia da Informa<;:ao, das redes de computadores e da Internet, surgiram solw;:6es que permitem levar os sinais obtidos dos equipamentos de medi<;ao nos laboratorios fisicos de fonna digita lizada ate 0 aluno a distancia. 0 uso dessas solw;:6es revela-se limitado quando e precise a intera¢o do aluno com os equipamentos flsicos, treinando-o no mundo real com dificuldades e problemas que 56 se verificam na manipulat;ao direta com 0 hardware, como maus contatos, indulVao, interlerencias eletromag-

neticas, atrasos nao previstos, defeitos intennitentes em componentes, efeitos termicos etc. Verifica-se, entao, a grande importancia da vivE:!:ncia do aluno diretamente em urn laborat6rio real. Na proposta apresentada na pesquisa, cria-se uma solu<;:ao hibrida, em que a prepara~ao e 0 sutx>rte sao feitos de fonna on-line a disUmcia e a parte experimental e realizada no laborat6rio em horarios diversos e flexiveis. T rabalha-se em urn cenario no Qual 0 aluno interage e administra tambem 0 seu aprendizado, feita de fonna continua e incessante. Este livro permite a sua utiliza~ao nao somente no ensino de laborat6rio na forma convencional, mas tambem sua introdu~ao progressiva nas novas tecnicas apresentadas. Paulo Alves Garcia J ose Sidnei Colombo Martini ( 8etr6nica Digital- Teorio e Laboral6rio

Introduc;:iio A digitalizar;ao das informar;6es nao s6 tern movimentado as aplicac6es diretamente relacionadas a ela, como a informatica e as telecomunicar;:6es, mas tambem inUmeros outros setores da atividade humana. RoOOs realizam atividades consideradas nacivas aos seres humanos nas indUstrias de transfonnayao. Cart6es inteligentes ja podem substituir com seglU"anc;:a boa parte do dinheiro utilizado em transa~es corriqueiras do cotidiano. Etiquetas eletronicas jil podem facilitar 0 pagamento da taxa de pedagio sem a necessidade de parar. Computadores cada vez menores e sensores mais eficientes monitoram sinais vitais do organismo. Os sistemas de monitorar;:ao via satelite ja podem seT usados para auxiliar a localizac;:ao de veiculos e cargas desaparecidos. Sistemas computadorizados podem controlar eletrodomesticos ligados a Internet e monitorar residencias, pnhlios, hospitais e complexos hospitalares. Estes sao alguns exemplos, dentre muitos, da enonne versatilidade exibida pela combina~ao da integrar;ao de fun~oes via microeletronica e digitalizaJ;ao das infonna~6es. A amplia~o da capacidade de armazenamento de informa~6es, 0 aumento da velocidade de processarnento dos cornputadores, a rniniaturiza~ao dos componentes e a mobilidade sao alguns dos novos desafios a serem vencidos nas novas tecn6logias. o objetivo deste livro e tomar-se urn guia para 0 aprendizado da eletronica digital basica no laboratorio para as alunos dos cursos de engenharia eletrica e de cornputa~ao. Trata-se de urn curso em que sao apresentaclas dez experiencias constituidas das seguintes etapas: breve introdu~ao teorica, projeto a ser realizado previamente a experiencia e rnontado no laboratorio, prova de habilita~ao a realiza<;ao da experiencia, procedirnento da experiencia e exercicios de avalia¥a.o dos conhecirnentos adquiridos durante os experirnentos. Ele fOi criado para a aplica~ao de urn projeto pedag6gico inmito desenvolvido para as laboratorios dos cursos de engenharia em que as etapas de prepara<;ao para a experiencia e 0 suporte do professor ocorrem a distancia e on- line. Este fato levou a cria~ao de uma literatura de conteudo amigavel e de facH assimila~ao tanto para os curses em que a nova sistematica e proposta, quanto para os curses tradicionais. E urn guia para 0 professor e para 0 aluno, no sentido de priorizar a sua com 0 laboratorio, desde que adquira 0 embasamento teorico necessano para a reaiizayao da parte experimental. Prop6e-se que 0 aluno, ao termino do curso, esteja preparado para cursar as disciplinas subsequentes, tais como intera~ao

microprocessadores, arquitetura de computadores e comunicat:;6es digitais. Consideram-se pre·requisitos para a elabora¢o das experiencias apresentadas 0 conhecimento de opera~6es booleanas NOT, AND, OR, XOR, algebra booleana, propriedades e teoremas, portas l6gicas, circuitos combinacionais. Prop6em·se sempre quatro conjuntos de experiencias e quest6es de avaliayao com 0 intuito de que, caso 0 aluno nao seja aprovado em uma etapa, retorne, refac,:a a sua preparac,:ao e volte aquele item do processo em que nao foi aprovado. Desta forma, estao previstas ate quatro reciclagens do aluno. E1etronlca Dlgila!- Teolia e Labora t6 r1o

Sobre os Autores Prof. Dr. Paulo Alves Garcia Engenheiro eJetricista modalidade eietronica, graduado em 1978, pela Faculdade de Engenharia da Funda~o Armando Alvares Penteado (FAAP), Sao Paulo, SP. Mestre em Engenharia Eletrica, pela Universidade Presbiteriana Mackenzie, Sao Paulo, SP, tendo recebido 0 titulo em 2000. Doutor pela Escola Politecnica da Universidade de sao Paulo, sao Paulo, SP, com a obtem;ao do titulo em outubro de 2005. Atuou nas empresas: Honeywell, Ford , Oiglcon, Engemaiic e K10ckner Moeller em cargos tecnicos e gerenciais na area de Automa<;:ao e Centrole descle 1979. Fai professor do Curso de Engenharia Eletrica da Faculdade de Engenharia da Funda9ao Armando Alvares Penteado (FAAP), de 1987 a 2006, ministrando as disciplinas de Sistemas Digitais e Circuitos Eletricos. Foi Coordenador do Curso de Sistemas de Informa~ao da Uniban, de 2001 a 2003. Atualmente e Coordenador do curso de Engenharia Eletrica e professor tempo integral da Escola de Engenharia da Universidade Presbiteriana Mackenzie, ministrando discipiinas das areas de Comun ica~oes, Comunicac;6es Wireless e Sistemas Digitais, nos cursos de Gradu a~ao e P6s-Gradua¢o em Engenharia Eletrica, atuando tambem como professor responsi:IVel pelo Curso de P6s-Graduac;ao Lato Sensu em Engenharia de T elecomunica~Oes. Desenvolve pesquisa e projetos principaimente nos seguintes temas: Telecomunica~6es, Sistemas Wireless, PLC, Ensino a Dist~n­ cia, Sistemas Digitais, Arquitetura de Computadores, T ecnologia da Informa¢o aplicada a Educa~o. Prof. Dr. Jose Sidnei Colombo Martini Engenheiro eletricista, modalidade eietronica , graduado pela EPUSP, Escola Politecnica da Universidade de sao Paulo, em 1970. Mestre e doutor em Engenharia Eietrica e livre-docente peJa EPUSP em 1975, 1982 e 1992 respectivamente. Professor da Escola de Engenharia Maua de 1971 a 1973. Professor do PCS, Departamento de Engenharia de Computa~ao e Sistemas Digitais, da EPUSP desde 1974. Professor titular do PCS desde 2002 , sendo seu atual Chefe de Departamento. Atuou profissionalmente na FDTE, Funda~o para 0 Desenvolvimento Tecnol6gico da Engenharia, SABESP - Saneamento Basico do Estado de Sao Paulo. Foi diretor na COMSIP Engenharia S.A. , COPESP - Coordenadoria de Projetos Especiais do Ministerio da Marinha, eBB I nstrumenta~ao e Centrole, CEGELEC Engenharia SA e ALSTOM. Foi presidente da EPTE, Empresa Paulista de Transmissao de Energia Eletrica S.A. e da CTEEP, Companhia de Transmissao de Energia Eletrica Paulista por uma decada. Desenvolve pesquisas nas areas de Engenharia E!etrica, Sistemas Digitais e Sistemas Abertos de Automa~ao,

Belr6nica Digital- Teona e Laborat6rio

CapItulo Experiencia N2 1 Familias L6gicas TTL e CMOS ~ f¢: l~ BE 1.1 Introdu~ao te6rica As funr,:6es 1 6gicas sao realizadas por componentes integrados, que contem transistores, climios e resistores. Os transistores podem ser bipo!ares ou de efeito de campo, como, por exemplo, os MOSFETs (Metal Oxide Semiconductor Field Effect Transistor). Dependendo de quais componentes sao utilizados e da maneira como sao interconectados, foram desenvolvidas diversas familias 16gicas: • DL (Diode Logic) utiliza resistores e diodos. • DCfL (Direcct-Coupled-Transistor Logic) utiliza resistores e transistares. • RTL (Resistor- Transistor Logic) resistores e transistores. DTL (Diode-Transistor Logic) resistores, diodos e transistores. ' . TIL (Transistor-Transistor Logic) resistores e transistores. ECl (Emitter-Coupled Logic) utiliza resistores e transistores. III (Integrated-Injection Logic) usa resistores e transistores. CMOS (Metal-Oxide-Semiconductor Logic) transistores de efeito de campo MOS canal N e canal P. Convem ressaltar que as circuitos integrados digitais, inicialmente utilizados na consbuyao de computadores, sao hoje Iargamente empregados em outras areas , como na digitalizac,:ao de sinais anal6gicos de voz em telefonia, de video em televisao, em equipamentos de automac,:ao, equipamentos medicos, de alarrne, de medic,:ao etc. Experiencia N~ 1 - Familias L6gicas TIL e CMOS

Cada familia apresenta caracteristicas pr6prias quanto a complexidade de implementayao, consumo de potencia, velocidade de chaveamento (frequencia de operac;:ao), confiabilidade (margem de ruido) etc. Naturalmente essas caracteristicas influenciam no custo e no tipo de aplicac;:ao. Por exemplo, para abaixar 0 custo de operac;:ao, e desejavel diminuir 0 consumo de potencia. Caso se deseje processar maior quantidade de informac;:ao num mesmo intetvalo de tempo, necessita-se velocidade de chaveamento maior. Algumas dessas famHias jii se tornaram obsoletas e outras foram subdivididas, sofrendo evoluC;:6es e aperfeic;:oamentos. Atualmente, as familias J6gicas utilizadas estao divididas em dois grandes grupos: TIL e CMOS. Vamos estudar inicialmente as familias TTL. 1.1.1 Familia 16gica TTL L6gica de transistores e transistores A familia 16gica TTL funcicna com tensao de alimentac;:ao padronizada em 5V. Sao disponiveis em duas versoes: uso comercial e militar. A versao de uso militar possui uma faixa de especificac;:ao maior quanta a temperatura de operac;:ao. A nomenclatura da serie inicia-se com 74 para a serie comercial e 54 para a militar. 74XXX - comercial (0 a 70"C) 54XXX - militar (-55 a 125°C) Alimentac;:ao: 74XXX - 5,OV +/- 5% (maxima 7,OV) 54XXX - 5,OV +/- 10% 0J, max. 5,5V) A Tabela 1.1 apresenta urn resumo das especificac;:6es para uma porta tipica TTL: V ih tensao minima de entrada para nivell6gico "1" 12,OV) Vi! tensao maxima de entrada para nivel l6gico "0" IO,8V) V ah tensao minima de saida para nivell6gico "1" 12.4V) Vol tensao maxima de saida para nivel16gico "0" IO.4V) Tabela 1.1 - Tensoes de entrada e saida padronizadas nas familias TIL. Eletrbnica Digita! - Teona e Laborat6no

Pelo grafico da Figura 1.1 nota-se , por exemplo, que 0 nlvell6gico "0" na entrada nao corresponde a urn unico valor da tensao, mas sim a uma faixa de tensoes. 1550 tambem ocorre para os nlveis "0" na saida e 'T' na entrada e na saida. Alem disso , as faixas para os niveis 16gicos "0" na entrada e na saida sao diferentes. 0 mesmo acontece com os niveis 16gicos "1" na entrada e na saida. A razao disso e tomar compativeis as saidas e as entradas de portas de uma mesma famllia. 5,0 +----~=-=---­ Nivell6gico "1" Voo 4-------------------------MlIrgem de ruido v" +------------------------v" +-------~~~~~------­ Margem de ruido v> +-------~~~~~----­ Nivel16gico "0 " 0,0+-- -- - - - - -- -- -- ---- Figura 1.1 . Nive is Ibgicos padro nizados nas familias TTL. lih corrente de entrada para nivel l6gico "I" Ii! corrente de entrada para nivel l6gico "0" loh corrente de saida para nive! J6gico ''1'' 101 corrente de saida para nivel J6gico "0" Tabela 1.2 - Nomenclatura das correntes de e ntrada e saida padronizadas nas familias TTL. Figura 1.2 - Sentido das corre ntes de e ntrada e saida padro nizadas nas familias TTL. Urn outro fatar muito importante na escolha do componente adequado para determinada apJica<;:ao e a velocidade de seu chaveamento, a qual esta relacionada com os diversos tempos fomecidos nos manuais, como, por exempio, 0 tempo de propaga<;:ao, de transi<;:ao etc. Esses tempos sao devido principalmente as varias capacitancias associadas aos componentes discretos contidos na pastilha. Os tempos de propaga<;:ao sao: Experiencia N2 1 . Fi;lmilii;l$ L6gicas TTL e CMOS

• ~LH - • tpHL - atraso de propaga~ao na trans i~ao "1" para "0" o atraso de propaga~ao na transiyao "0" para" 1" conhecimento dos tempos de atraso e muito importante no projeto pratico dos circuitos. A fim de evitar 0 aparecimento de pulsos espurios indesejaveis au ter-se 0 conhecimento de cnde eles ocorrem, deve-se fazer 0 chamado diagrama de tempos , que consiste em desenhar as formas de onda afetadas pelos diversos tempos de propagayao. Cada porta possui urn atraso bern determinado. 0 que nao se pade garantir e que todas as portas de urn mesmo tipo tenham exatamente 0 mesma atraso. 1.1.1.1 As subfamillas TTL Com a evoluc;:ao das tecnoiogias, os circuitos inter:los dos componentes foram sendo aperfei<;oados para oferecer caracteristicas mais favon'iveis, principaimente no que diz respeito a velocidade de chaveamento e ao consum~ de pot@ncia. Apresentam-se a seguir a nomenclatura e as caracteristicas das principais subfamllias TIL: Padrao, 74XXX. • Low Power: 74LXXX . utiliza resistores internos de valores altos. Demora a entrar e sair da satura~ao , porem apresenta baixo consumo. • High Speed: 74HXXX - utiliza resistores de valor baixo. Entra e sai rapidamente da satura~ao, porem com alto consumo. • Schottky: 745XXX - utiliza diodes internes scho ttky para grampeamento das junc;6es (V = O,4/0,5V). Evita a saturac;:ao profunda das junc;6es. sao adicionados resistores de baixo valor. • Low Power Schottky: 74LSXXX - utiliza diodos schottky, porem resistores de alto valor. • LS Avanc;ado: 74 ALSXXX - foram realizadas alterar,:6es fisicas nos componentes, que visam a reduzir as capacitancias e indutancias internas e, consequentemente, aumentar as velocidades de chaveamento. Com 0 aumento dos resistores internos, reduz-se 0 consumo. Schottky Auan ~ado: 74iSXXX idem em relo~5.o urn ganho em velocidade e redur;ao de consum~ . • e 0 00 shottky. Houve Schottky Auancado Fairchild: 74FXXX - idem, porem com ganho em velocidade e consumo em relar;ao ao AS. A Tabela 1 .3 descreve de forma comparativa a velocidade de chaveamento consumo de patencia das principais subfamilias TIL E1etronica Digital - Teoria e Laborat6ri::>

VEL.QCIDADE TTlM rilpida COl'SUMO DE POTENClA blIixo 74L 74ALS 74LS 74F 741'S 74 745 74AS 74F 7<5 74ALS 74LS 74 74L 1 1 .'0 lTh'Iis len"" Tabela 1.3 - Compara~o velocirlarle consumo nas principals subfamilias TTL. X A Figura 1.3 mostra a velocidade de chaveamento em comparat;ao com consumo de potencia das principais subfamilias TIL: 74LS 10 74 0 0 7 74H 5 3 2 0 74ALS 0 74F 7<5 0 0 74AS 0 235 10 20 30 Pd(mW) 40 Figura 1.3 - Grafico comparativo: veJocidade x consumo nas principais subfamilias TTL. Subfamilia Pre Hxo TTL convencional 74 74H 74L TIL alta veloddade TIL baixa potentia TTL SCHOTTKY TIL SCH. bx. potencia TIL SCH. bx. potencia avan~ado TTL SCHOITKY avan~ TTL SCHOTTKY av~o Fairchild Tempo de propaga~o medio por porta (ns) Potencia dissipada tipica por porta (mW) Frequencia milxima de opera9io (MHz) 10 25 SO 745 74LS 9,5 10 22 1 19 2 74ALS 4 1,2 60 74AS 1,5 8,5 160 74F 3 5,5 125 6 33 3 TabeJa 1.4 - Tempo de pro paga~o medio, potencia dissipada e frequencia milxima de o p era~o das principaiS subfamilias TTL. Experiencia Ng 1 - Familias L6gicos TIl. e CMOS 3 100 33 0

Com 0 objetivo de comparar as diversas subfamilias TTL e fomecer dados para 0 projeto de circuitos utilizando esses componentes, as Tabelas 1.4, 1.5 e 1.6 apresentam as caracteristicas eletricas das principais subfamilias jei mencionadas. Subfarnilia I" (mA) Ilh (J,LA) 101 (rna) I"" (mA) 74 74L - 1,6 - 0,18 - 2,0 - 0,4 -0,2 - 0,5 - 0,6 40 10 50 20 20 20 20 16 -D,4 -0,2 74H / 745 74LS 74ALS 74A5 74F 3,6 20 8 8 20 20 - 1,0 -D,4 - 0,4 -2,0 - 1,0 Tabela 1.5 - Valores tipicos de corrente para as principals subfamilias TTL. Subfarnilia V .. (V) V", (V) V 1h (V) 74 74L 74LS 2,4 2,4 2,7 2,7 0,4 0,4 0,5 0,5 2,0 2,0 2,0 2,0 0,8 0,7 0,8 0,8 74ALS Vo; - 2 0,5 2,0 0,8 74A5 Vee - 2 0,5 2,0 74F 2,5 0,5 2,0 0,8 0,8 74H / 745 Vii (V) Tabe1a },6 - VaJores tipicos das tensOes de entrada e saida para itS principais subfamilias TTL. 1.1.1.2 Acoplamento entre portas TIL As tens6es e correntes de entrada e saida estao relacionadas ao numero maximo de entradas que uma saida e capaz de alimentar. Essa capacidade de alimenta<;ao e definida peias correntes de entrada e saida das portas TTL. Definem-se entao os parametros relacionados corn a acoplamento entre portas TIL a) FA N-OUT: representa a quantidade de portas TTL que pode ser conectada na saida de uma porta TTL. EletrOnica Digital - Teotia e Laborat6rio

m. Exemplo, 74 =:> 74 =:> 10 74LS =:> 74LS =:> 20 b) FAN-IN: significa quantas cargas TIL padrao representa cada entrada do circuito integrado. 1 UL = 1 unidade de carga de 1 TTL padrao Nivell6gico 1 ~ lih = 40)JA e nivell6gico 0 => Exemplo, TrL 74LS =:> I, ~ 400~A =:> l ~ ~ 20~ Iii = A =:> 20"A / 400"A / 1600"A ~ 1.6mA 40~A O,5UL O,25UL In ~ " +- "" -+ I~ +- ,." .,-+ I~ +I., -> Figura 1.4 . Correntes de acoplamento entre portas TTL. A Tabela 1 .7 mostra 0 parametro UL (unidade de cargal que representa uma entrada e quantas ULs uma saida pode alimentar para as principais subfamilias TTL: Subramilla UL-entrada UL-entrada UL-saida UL-saida 74 1 0,25 1 10 10 0,12 1,25 1,25 0,5 0.5 0.25 5 25 10 10 0.5 0,5 0.31 74L 74H / 745 74L5 74ALS 74A5 74F Tabela 1.7 - Parametros para 0.13 50 25 0,38 interliga~o 2,3 12,5 5 5 12.5 12,5 das subfamilias TTL. Experiencia N2 1 - Familias l..6gicas TTL e CMOS

Para exemplificar este estudo, apresenta-se na Figura 1.5 interno de uma porta NAND. 0 seu funcionamento e 0 seguinte: 0 diagrama Quando as duas entradas El e E.z estiverem em nivel l6gico alto, 0 transistor estara cortado e a sua jun¢o base-coletor atuara como urn diodo, que alimenta e pelariza Q2' levandcro it satura~ae. Com a satura~ao de Q2' a sua tensao de coletor cai, despolarizando e cortando Q3' Por outro lado, a base de Q4 e a1imentada e polarizada por Q2' ficando, e nta~, Q4 saturado. Nesta situa~ao, tem-se a saida aterrada atraves de Q 4 que mantem urn nivel de tensao de saida correspondente a tensao de satura<;ao de Q4, 0 que constitui nivel l6gico baixo. Quando uma das entradas E} ou E:z, ou ambas estiverem em nivel l6gico baixo. 0 transistor Q} conduz (saturado), cortando a polarizailo da base de Q2' Com 0 Q 2 cortado, nao se fornece corrente de base para Q4' levando-o ao corte. Par outro !ado, a tensa.o no coletor de Q2 sobe, po!arizando e levando Q 3 a satura<;ao. Nesta situa~ao , a saida sera alimentada por Q 3 em serie com 0 diodo , 0 que caracteriza a saida para nivell6gico alto. +5V ~D-Saida 1,6K 4K Q, Q, Q, 16K 5.ida E, '4 Figura 1.5 - Diagrarna intemo de urna porta NAND • TTL padrao. A Figura 1.6 apresenta 0 diagrama interno do mesmo tipo de porta (NAND) nas subfamllias LS. 0 funcionamento e ano3logo ao descrito na Figura 1.5, porem destaca-se neste case, a utilizayao dos diodos SCHOTTKY: E1etrOnica Digital - T eona e Laborat6rio

+5V TTL LS 110 7.6K c. , 18K ,~" ~ ,~"'" ~ ~ " 5K ' " " 5K -V J r. J 15K 21<8 -~ Saida 3K5 - .L Figura 1.6 - Diagrama interne de uma porta NAND - TTL LS. 1.1.1.3 Tipos de saidas TIL Existem tres tipos de saidas nos circwtos integrados das familias 16gicas TIL: • Saidas Totem Pole Saida,s Co!etor Aberto (Open Colector) • Saidas Tri-State As saidas Totem Pole sao as rnais utilizadas nas familias 16gicas TIL e estao exemplificadas na Figura 1.7. Sao utilizados dois transistores de saidas, no exemplo, Q 2 e Q3- Esses transistores conduzem alternadamente. Quando Q 1 estiver saturado, a sua tensao de coletor cai, despolarizando e cortando Q2- Por outro lado, a base de Q 3 e alimentada e polarizada por Ql' 0 que toma Q3 saturado. Nesta situa<;ao, tem-se a saida aterrada atraves de Q2 . que mantE~m um nivel de tensao correspondente a tensao de saturar;ao de Q2' 0 que representa nlve! l6gico baixo. Quando Q 1 estiver cortado, nao fornecera corrente de base para Q2' levando-o ao corte. Por outro lado, a tensao no coletor de Q 1 sobe, polarizando e levando Q 2 a saturar;ao. Nesta situar;ao, a saida sera alimentada por Q2 em serie com 0 diodo, 0 que a caracteriza para nivell6gico alto. Esse tipo de saida permite uma baixa impedancia para a carga e a descarga das capacitancias dos circuitos alimentados por ela. Esse fato proporciona uma rapida comutar;ao em cargas com alta capacitancia. Experiencia N2 1 - Familias L6gicas TTL e CMOS

As principais Iimita<;6es das saidas Totem Pole sao a tensao de aiimenta<;ao restrita a 5Vcc e a impossibilidade da Iigaryao de saidas em paralelo. A conexao de saidas Totem Pole em paralelo, no caso de uma delas estar em nivel l6gico alto e a outra em nivel l6gico baixo, pode causar a circula¢o de uma corrente excessiva peJos respectivos transistores de saida que estejam saturados e ocasionar a sua queima. +5V 130 16K Cll, ' ' C Q, ,. cf--< $aida " Q, Salda: "I" ~conduz ~ cortado "0. O2 cortado Q 3 00nduz F?rmite zilimentar cargas ~pacltivas sem diminui¢o dll veJocidade de chaveamento - Figura 1 .7 - Diagra ma interno d o circuito de s aida Tote m Pole d e uma porta TIL. As saidas do tipo Coletor Aberto (Open Colee tor) disponibilizam 0 coletor do transistor de saida de forma totalmente livre de conex6es. Desta forma, e passivel conectar uma carga extern;) com tensao de alimenta~ao dife nmle de 5Vw aiem da possibilidade de comutar correntes mais elevadas que nas saidas Totem Pole tradicionais. Atrave.s de saidas coletor aberto e passivel converter as l6gicas de 5Vcc em outros niveis de tensilo e chavear 0 dispositivo de maior consumo de corrente, tais como lampadas, rele.s e solenoides. Esse tipo de saida estb exemplificado na Figura 1.8. +5V R -~VC'C Ter'lS6es diferentes de SV e 11'IlIior alpacidade de saida em corrente " Figura 1 .8 - Diagra ma intemo do circuito de saida Cole to r Aberto d e uma porta 1TL. E1etrOnka Digital- Trona e Laborat6rio

As saidas Tri-State, aiem dos estados zero e urn, possuem a estado desligado ou tambem chamado estado Z (alta impedancia). Esse tipo de saida e muito utilizado em circuitos com barramentos. Os barramentos interligam varios dispositivos em paralelo e obviamente esses dispositivos nao podem fomecer corrente ao mesmo tempo, au seja, apenas urn circuito de cada vez deve ser habilitado. Sendo assim , os dispositivos que nao estiverem habilitados devem estar com as suas saidas desligadas. A Figura 1.9 representa urn buffer de comuta~ao Tri-State. N!wis de saiw: 0.1, Z => alta Y=Ase C=Q ZseC=l Figura 1.9 - im~nda (aberto) ApliCll~ an chaveamenlo de barramenlos (permile a IIga¢o de oomponentes an PlIralelo) Representa ~ao de um buffer de comuta~o Tri-State. A Figura 1.10 mostra a circuito intemo de uma porta NAND TTL com saida Tri-State. Percebe-se que, quando a entrada C estiver em nivell6gico alto, Q 3 ira para a saturar;ao gerando dois efeitos: Q 1 conduz, despolariza a base e corta Q 2 que deixa de alimentar a base de Q 6' levando-o ao corte; desvia a corrente de base de Q4 atraves do diodo, causando-lhe corte. Q 4 que , por sua vez, deixa de alimentar a base de Qs, leva igualmente ao corte. Portanto, tem-se uma saida Totem Pole em que as dois transistores de saida estao desligados. + 5V ,) 0., e " E, ? Q, Q, f- Q, Ez " 0. c " Q, ~ ':- ~ F Figura 1.10 - Circuito interno de uma porta NAND TTL com saida Tri-8tate. Experiencia N2 1 • Fam!lias L6gicas TIL <: CMOS

1.1.1.4 Oscilador ast avel TTL Frequentemente hi:! necessidade da gera~o de sinais retangulares com nivel 16gico TIL 0 oscilador da Figura 1. 11 e uti! para a gerac;:ao de sinais de rel6gio e bases de tempo. R Vo (3) (I) (2) c Figura 1.11 - Circuito de urn O$cilador astlwel com inversores TIL. 1 .1.1.4.1 Analise de funcionamento do circulto - Tempo de carga A Figura 1.12 mostra as formas de onda tlu d n :uito da Agura 1.11 nos pontos (1), (2), (3) e IVd' v '" v. , I v. Vch VOh I (3) v., v. V,. V . I I I I v I I I T, T, T, I I I I T, T, I I , I T, L T, J T, I T , I , I Figura 1 .12 - Formas de onda do oscilador TIL nos pontos (1). (2). (3) e E1etrOnica Digital - TeeJia e Laborat6rio , I (Vol.

para Vu ~ 0,8V; V,, ~ 5,OV e Voh~ 2,4V => T, ~ 0,798 RC 1.1.1.4.2 Analise de funcionamento do circulto - Tempo de descarga Vil= (Vih + VotJ e - T2/Re para V;h ~ 2,OV; Vu ~ O,8V e V,*,~ 2,4V => T2 ~ 1,7 RC => Tl + T2 ~ 2,49 RC 1 .1.1.5 Consldera~oes de projeto Em seguida, acompanhe algumas regras importantes para circuitos que se utilizam das familias l6gicas TTL: 0 projeto de Deve~se utilizar capacitores de desacoplamento na alimenta~ao de cada CI (0 ,01 nF entre 0 Vee e 0 terra) para elimina.yao de spikes, devido ao chaveamento das saidas Totem-Pole. • E preciso em que • 0 utilizar capacitores de limtalo (10 ~F) nos pontos da placa Vcc e aplicado. Procedimento a seT seguirlo com as entradas inativas: TILLS Em>do! (b) TIl. nonnal (oj Fig ura 1.13 - Como conectar e ntra das ina tivas. • Os circuitos que tiverem parte anal6gica e parte digital devem ter dois terms OS quais, preferencialmente, devem estar separados OU, se for necessaria a sua interliga~ao. esta deve ocorrer somente no ponto de menor impedancia em rela~ao a fonte. Experimcia N~ 1 - Familias L6gicas TIl.. e CMOS

1.1.2 Familia 16gica CMOS As familias 16gicas CMOS revolucionaram 0 projeto de circuitos digitais. Inicialmente apresentavam as vantagens de baixo consum~ , maior irnunidade a ruidos eletricos e possibilidade de operar com tens6es de alimenta¢o diversas. A Iimit3c;ao apresentarla pelas fam1lias 16gicas CMOS iniciaiS era a menor velocidade de comuta9io em reJac;ao as tecnologias TIL. Posteriormente. com 0 desenvolvimento das familias CMOS de alta velocidade, essa ]irnita¢o deixou de existir. o aspecto baixo consumo permitiu a utilizayao desses circuitos em equipamentos portateis e de pequeno tamarmo, alimentados por baterlas. A maior imunidade a midas eletricos permitiu 0 desenvolvimento de prociutos para operac;ao em ambientes ruidosos. tais como a ambiente industrial. A f1exibilidade na tensao de alimentac;:ao pennitiu a facil operayao dos circuitos que utilizarn essas familias, diretamente alimentadas por baterias, com as mais variadas tens6es, o que petmitiu a dispensa na utiliza~o de fontes de alimentar;ao estabilizadas. Devido as suas caracteristicas favoraveis, atualmente mais de 80% dos cir~ cuitos integrados utiliza transistores MaS na composir;ao de seus circuitos internos. Para a melhor compreensao do funcionamento e das caracteristlcas das familias l6gicas CMOS, inicia-se uma revisao quanta aos transistores de efeito de campo MOS. 1.1.2.1 Transistor de efeito de campo MOS (Metal Oxldo Silicio) Sao disponiveis quatro tipos de transistores de efeito de campo MaS; • Transistor de efeito de campo MaS com enriquecimento - canal N • Transistor de efeito de campo MOS com enriquecimento - canal P • Transistor de efeito de campo MOS com deple~o - canal N Transistor de efeito de campo MaS com deple~ao - canal P As Rguras 1.14, 1.15, 1.16 e 1.17 exibem a dos transistores de efeito de campo ja relacionados. descri~ao e a polariza~o as transistores de efeito de campo com enriquecimento, quando canal submetidos a uma tensao porta~fonte igual a zero, nao apresentam completo, constituido de duas regi6es de material semicondutor, separadas. ° Betronica Digital - Teona e Laborat6rio

Tomando a exempla da Figura 1.14 em que se tern urn transistor com canal N, o substrata e farmado por semicondutar P. rv Aa aplicar-se uma tensao porta-fonte pf} positiva, cargas negativas (eletrons) alinham-se ao canal na regiilo do substrato entre as duas porc,;6es N. Esses eletrons preenchem as lacunas da regiilo P ate que, com 0 excesso de eletrons, 0 substrato comporte-se como urn semicondutor N, unindo 0 canal. Com a existencia do canal , come~ a surgir a corrente dreno-fante Odf)' Quanta maior for Vpf maior sera a cancentra¢o de eletrons no canal, a que aumenta a sua largura e reduz a sua resistencia. Consequentemente, a corrente Idf cresce. Desta forma, e passivel controlar a corrente de dreno por meio da tensao de porta. Na caso de urn transistor canal P, invertem-se a sinal das tens6es e 0 sentido das correntes. v& V. ,+ Fonte + ",," ",,"0 Lm UO ~ Substrato P v, Figura 1.14 - Transistor de efeito de campo MOS com e nriqllecimento - canal N. Para condlQir: Vpf<Vt <O Substrato N V4--4- -- . v, Agura 1.15 - Transistor de efeito de campo MOS com eruiquecimento • canal P . Os transistores de efeito de campo com depe¢o, diferentemente do tipo enriquecimento, ja possuem urn canal formada , mesmo com tensao Vpf igual a zero. Variando entao 0 valor de Vpf• e passivel variar a largura do canal e, consequentemente . a sua resistencia e a corrente ~f' No caso de urn transistor canal N, por exemplo, ao aplicar uma tensao Vpf menor que zero, para urn dado valor de tensao, e passivel reduzir a largura do canal a zero. Nesse caso, a Experiencta N'" 1 - Fammas L6gicas TI1... e CMOS

corrente ~I vai jgualmente a zero. Para 0 transistor canal P com deplecao, vale a inversao da polaridacle das tens6es e do sentida das carrentes. v, Figura 1.16· Tra nsistor de efeito de campo MOS com de pJe.;ao· canal N. Para conduzir: VpI < V,> O Substrato N Figura 1.17 - Transis tor de efe ito de campo MOS com de pJ~o· cana l P. 1 .1.2.2 Inversor CMOS E passivel ilustrar facilmente a aperar;aa das circuitas l6gicas das familias CMOS por meio do fun cionamento de urn inversor CMOS, confonne indica a Figura 1. 18. Quando a entrada E esta em nivel l6gico alto, a porta do transistor T2' canal N estara positiva em relar;ao a fonte . Portanto, T2 vai conduzir a conexao da saida S a terra, gerando entao nivel l6gico baixo na saida. Consequentemente , a tensao de porta de T1 estara no mesmo nivel de sua fonte, 0 que causa a nao condur;ao de Tl' Eletronica Digital · T eona e Laboratorio

E Figura 1.18 - Circuito"intemo de urn inversor CMOS. Por outro lado, quando a entrada E est§. em nivell6gico baixo, a porta do transistcr T 2 • canal N, estara com a mesma tensao da fonte. Desta forma, T z nao vai conduzir. Consequentemente, a tensao de porta de T 1 estara negativa em relacao it sua porta, 0 que fara com que T 1 conduza e aplique a tensao em nivel l6gico alto it saida S. A Tabela 1.8 resume as tensOes de T l e T 2 , bern como as situar;6es de condur;ao e nao conduc;ao dos transistores. vpl T1 vpf T2 E T, T, Nao 0 <0 ~O Conduz 1 =0 >0 Nao conduz conduz conduz S 1 0 Ta bela 1.8 - Tensoes no inve rso r CMOS . ., -.------- ----r--- - - - -- - - - - - - -- , :. : Observa~ao . Se TIe T2 conduzirem simultaneamente, Vdd sera curto-circuitado a terra. '.'-:;. . -. __ . __ _ __ . L_ _ __ _ _ _ __ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _..J 1.1.2.3 Consumo de potilncia Urn dos aspectos mais importantes a serem analisados nos componentes atuais e 0 consum~ de energia. Equipamentos portateis e alimentados por baterias exigem urn baixo consumo para que possuam uma autonomia significativa. Uma analise do consumo de potencia de urn componente CMOS e Experiencia N~ 1 - Familias L6gicas TIL e CMOS

feita atraves do estudo de urn inversor, em cuja entrada e aplicada uma onda quadrada, conforme a Figura 1.1 9: E s p Figura 1.19 - Onda Quadrada aplicada a urn Inversor CMOS. A potencia obtida na saida e a sua calculadas conforme detalhamento a seguir: rela~ao com outras variaveis sao Percebe-se, entao, que a potencia dissipada em urn drcuito CMOS depende do quadrado cia tensao de alimenta¢o e da frequencia de trabalho. lsso explica 0 fato pelo qual os processadores atuais, que trabalham com ( Eletronica Digital- Teerla e Laborat6rio

frequencias elevadissimas, se recluzem as tens6es de alimenta<;6es dos componentes. A Figura 1.20 compara 0 cornportamento do consum~ x frequencia entre as farnilias 16gicas TTL e CMOS: P(microV) l0000r-______________nL ~_ f clkmfur; 1000 100 CMOS 5V IOV ~,5 MHz 0 .0 MHz J4004 RCA 10 • 0 0.1 consumo ilumen0 com a frequencia . entre 2 e 5 MHz, consumo igual ao do TI1.. LS 0.01 O.cXH 100 lK 10K lOOK 1M 10M f(Hz) Figura 1.20 - Gnifico de consumo x freque ncia nos circuitos CMOS. 1.1.2.4 Impedancia de saida e fan·out A Figura 1.21 rnostra que, para obter nivel 16gico alto na saida de urn componente CMOS, 0 transistor canal P estara conduzindo. A corrente de carga percorre a resistencia intema de saida Roh desse transistor. Quando 0 cornponente estiver alimentando outras cargas CMOS, uma vez que 0 seu consumo de corrente de entrada e praticarnente desprezivel, a queda de tensao na resistencia ~h e muito pequena. Assirn, nivel16gico de saida e praticamente igual a vdd' mesmo para urn nfunero grande de portas CMOS conectadas a uma saida CMOS. Percebe-se entao que 0 fan-out de urn componente CMOS e muito alto e pade chegar a uma centena, au seja, e tao grande que naa e necessario preocupar-se com ele. A Figura 1.22 mostra que, para obter nivel 16gico baixo na saida de urn componente CMOS, 0 transistor canal N estara conduzindo. Desta forma, a corrente de carga vai percorrer a resistencia interna de saida Rol desse transistor. o valor de Rol e suficienternente baixo (dezenas de ohms), muito menor do que as resistencias de carga que representarn entradas CMOS, a que garante uma tensao pr6xima de zero volt na saida de um componente CMOS, mesrno para urn numero grande de entradas CMOS conectadas a essa saida. Confirma-se, nesse caso tarnbem, a alto valor de fan -out para essa tecnologia. Experi€mcia NQ I - Fam1lias L6gicas TIL e CMOS

Condll.l "" p R..t,=cte. t V"" V", V", '1/ N V., Cortlldo Valores lipicos de Roo n~ regiAo linear, 100 ohms II lK Para valol'l!S de V dip J}e<luenos I.t, = de . (~»f..,J (0) (b) (.) Figura 1.21 • (a) Clrcuito de s a ida equiva lente do transistor CMOS canal P de um (b) inve rsor CMOS. (c) curva caracteristica (dl x Vdf de um transistor CMOS canal P . V" v~ Cortado P ~ I.., R, I.t,"'cte. t V., V"" v., N Cond~ Valores Ifpicos de Rol na Ngioo linear ~ 500 ohms (.) IVo ' 0 1 v'" Para vaIores de Vdfn pequenos R.>t = (h) cte.1Rt.«Raj (0) Figura 1.22 • (a) Clrcuito de saida equivalente do tra nsistor CMOS canal N de um (b) inve rsor CMOS, (c) curva caracteristica Idf x Vdf d e um trans isto r CMOS canal N. ( E1etrOnica DigItal · Teoria e Laborat6rio

1.1.2.5 Niveis de tran s i ~ iio nas familias CMOS o nivel de transit;ao de tensao de entrada para urn componente CMOS e 50% da tensao de alimentac;ao e quando 0 componente estiver alimentando outras cargas CMOS, uma vez que 0 seu consumo de corrente de entrada e praticamente desprezivel, a queda de tensao na saida e muito pequena, 0 que faz com que os niveis 16gicos de saida sejam praticamente zero volt e Vdd - Na pratica, especificam-se os niveis de tensao de saida em nive! alto de 0 ,99Vde:! a Vdd e nivel baixo de OV a 0 ,01 V. Esse fato faz com que a margem de ruido de urn componente CMOS seja praticamente 50% de V dd ' au seja, muito maior do que a margern de ruido da familia TIL Percebe-se que, quanta maior a tensao de alimentayao , maior sera a margem de rulda do componente. Portanto, e comum que equipamentos utilizados em ambiente eletricamente ruidoso, ambiente industrial , por exemplo, utilizam tensOes de alimentar;ao mais altas nos circuitos que fazem interface com 0 campo, ou seja, nas entradas e saidas, enquanto nas etapas de processamento reduzem-se cada vez mais as tensOes de alimentac;ao dos componentes eJetronicos para que a dissipar;ao de poit';lncia em altas velocidades seja menor. Entrada Salda g 2, Nivel i6gJ~ "1': ~ , -..m de rufdo 50% Vdd Nfve! de - '-- 98 % Vdd lra.nsj~o (V,) o Nive! J6gioo "(1' : Figura 1.23 - Niveis de transic;ao de urn compone nte CMOS. Experiencia NQ1 - Familias L6gicos Tn. e CMOS ,

1.1.2.6 Rela~ao saida x entrada A Figura 1.24 mostra 0 graBen de tensao de saida versus tensao de entrada para diversos valores de tensao de alimenta¢o em urn inversor CMOS. -> , _~~= '5V V~ __________ 15 r VI =; 5V Vdd = IOV : 10 1-"~:':':"-( VI ~ 2.5V 5 r"'-", V V~ = ~ Figura 1.24 • Curva de transfere ncia de urn inversor CMOS. 1.1.2.7 Subfamflias CMOS A Tabela 1.9 apresenta as principais subfamilias CMOS que evoluiram em desempenho ao longo do tempo. A Tabela 1.10 (a) e (b) mostra as tens6es de alimenta<;ao e 0 consumo estatico dessas subfamilias. 4XXXX normcJ CD: porta met.fllica, HE: porta de silicio. 74CXXX caracteristicas iguais a serle 4XXXX e pinagem igual a TIL. 74HCXXX HIGH SPEED CMOS, pinagem equivatente a TIL - alta velociclade. 74HCfXXX idem ao 74 HCXXX, porem niveis 16gicos compativeis com TIL. CMOS alta vetocidade, serle 74ACXXX 74ACfXXX avan~. idem ao 74ACTXXX, porem niveis 16gicos compatlveis com rn.. Tabela 1.9 - Series de circuitos integrados CMOS. (a) Alimenta~ao 4000 74C 7 4HC 74HCT 74AC 74ACT 3 - 15V 3 - l 5V 2-6V 4.5 - 5.5V 3 - 5.5V 4,5 - 5,5V (b) Consumo es tiitico 4000 - lnW I 74HCn4AC - 2,5Nw Tabela 1 .10 - Alimenta~o e consumo estiitico das principais 5ubfa milias CMOS eletrica$. E1etrOnlca Digita! - Teoria e Laborat6rio

1 .1.2 .8 Compara~iio entre as diversas subfamilias TTL e CMOS tp (ns) lDO [] CD4000 50 [J HE4000 20 10 cHeMOS 5 cLS c ALS 2 1 5 F c cAe c c lOK ECL cAS nW 2 nW 2 5 5 D 20 10 l OOK CL PdmW 50 oW Figura 1 .25 - Grafico velocidade -versus consumo em subfamilias TIL e CMOS. Pa rametro lp (ns) Pd (mW) f mill;.. (MHz) 4000 4 0 0 0 74HC 74AC ECl 74 74LS 745 74AS 74 74F HE CD ALS 3 2 10 9,5 3 1,5 4 3 40 95 8 10 2 19 8,5 1,2 5,5 1nW 1nW 2,5nW 2. 5nW 60 150 1000 12 4 55 25 33 100 160 60 125 margem de ruido 0,4 0,5 0,5 1,0 1,0 0,5 2,0 2,0 2,0 2,0 0.8 jan-o ul 10 20 10 40 20 33 50 50 200 600 10 Tabela 1.1 1 - Compara~ao das principa is caracteristicas e letricas das subfamilias TTL e CMOS. Parametro 74 74LS 74S 74AS 74A1.S 74F 4000 4000 74HC 74AC CD HE 16 8 20 20 8 20 0,8 0, 5 4 2. jon-out para LS 44 22 55 55 22 55 2 1 11 66 lcl (mAj Tabela 1.1 2 - Corrente de acionamento (101 ) e fan -out p a ra cargas TTL-LS. 1 .1.2.9 Int erfaceamento CMOS - TTL A necessidade da interligac;ao entre componentes TIL e CMOS ocorre frequentemente, porem sao necessarios alguns cuidados nessa conexao para que a s corretos niveis J6gicos sejam respeitad os. Expeliencia N2 1 - Familias L6gicas TTL e CMOS

Pode-se dividir os casos de acoplamento TIL-CMOS em duas situalYOes: alimentalYao dos componentes CMOS em 5V e maior do que 5V. No caso de a componente CMOS estar alimentado em 5V, a Figura 1.26 mostra as dais tipos de acoplamentos possiveis: TIL a CMOS e CMOS a TIL. No primeiro caso, i1ustrado tambem pela Figura 1.26, como 0 valor de Voh de urn componente TIL pode atingir 2,4V e a nivel de transilYao de nivel baixo para alto no companente CMOS e 50% de Vdd , ou seja, 2 ,5V, tem-se a tensao de nivel l6gico alto gerada pelo TIL (2 ,4V), menor do que 0 minima aceitavei pelo componente CMOS para nivel l6gica alto (2 ,5). Esse fato poderia causar problemas em algwnas situar;6es Iimites das acoplamentos. Para corrigir isso, utiliza-se urn resistor de pull-up na saida da porta TIL, o qual eleva a tensao de saida da porta TIL e resolve a situalYao do "pior caso". Na pratica, obtem-se urn born resultado com a utiliza¢o de urn resistor de 2 ,2K ohms para essa funr;ao. Na saida de urn componente CMOS, alimentado em SV, e possivel alimentar uma porta TIL qualquer das subfamilias L, LS, LS e ALS que possuam baixo consumo de entrada. Como os niveis l6gicos de saida de wna porta CMOS ~o extremamente bern definidos, a componente TIL vai interpretar corretamente esses niveis 16gicos, necessitando apenas manter as correntes de saida suficientemente baixas, para nao haver qUlidas de ·tensao expressivas nas resistencias internas dos componentes CMOS de saida. No caso de desejar alimentar mais portas TIL nessa saida, a solw;ao e utilizar buffers da familia CMOS 4XXXX que tern capacidarle para alimentar ate duas portas TIL. 0 buffer 4049 e inversor e 0 4050 e nao inversor. +5V TIL CMOS 2K2 Q ualquer porta Tn... TIL Qualquer porta CMOS ~uer ----Lf Qualquer porta TTl.. ~ L, LS, ALS (1 portlt) porta CMOS 4000, 74HCou 74AC 4049~4O~ Do as portas TIL quaisquer Figura 1.26 - Diagrama de acoplamento ITL - CMOS - TIL em 5V. E1etronica Digital - Teoria e lbborat6rio

ITL CMOS 5,o ,---,.."..,.,...._ __ _ _ __ --,,--_ --,- 5,0 Nivell6gico "1" (Voh ) 2,4 t-- - -- - - - - -- - - Regiao (Voll 0,4 t-----N;;i~"":;;:I6,;::;.OO::-;"(J";;:-----+ Figura 1.27 - Niveis de t ransi~o '" indefm.i¢o O L----~~~~---~--~O TTL x CMOS. No caso de 0 componente CMOS estar alimentado em uma tensao maior que 5V, a Figura 1. 28 mostra as dais tipos de acopiamentos possiveis: TIL a CMOS e CMOS a TIL. No primeiro caso, como 0 nlvel J6gico de urn componente TIL nao pode uitrapassar 5V. e necessaria aumentar essa tensao para atingir 0 nive! de transiyao de 50% de Vdd do componente CMOS. Utiliza-se para isso uma saida Coletor Aberlo (O pen Co/ector) alimentada no mesma valor de tensao em que e alimentado 0 componente CMOS. Utilizam-se para isso buffers Coletor Aberto em cuja saida ha urn resistor ligado aD V dd' Desta forma, chaveiam-se tens6es entre aproxlmadamente OV e Vdd' Na pratica, obtem-se urn born resultado com a utilizayao de urn resistor de l OKohms para essa funr;:ao. CMOS +V~ 1TL 10K -" o.c. 7406 7407 7416 7417 ? +Vdd I ~er +5V 1TL Duas portas TfL quaisquer 4049.4050 port. CMOS 4000, 74HCou 74AC Figura 1.28 · Dlagrama de acoplamento TTL . CMOS ITL para tensOeS de alimenta~o majores q ue SV. Na saida de um componente CMOS, alimentado em uma tensao maior que 5V, nao e possivel alimentar uma porta TIL sob pena de danificar quaisquer das subfamilias L, LS, LS e ALS que possuam baixo consumo de Experiencill N2 1 . Familias L6gicas TIL e CMOS

entrada. A solu=ao e utilizar os buffers da fam ilia CMOS 4XXXX que, apesar de alimentados com 5V, tern capacidade para receber tens6es de entrada superiores a 5V, sem se danificarem. Os niveis de tensilo de saida desses buffers serao entre OV e 5V, permitindo alimentar ate duas portas TfL. 1.1.2.10 Oscilador astavel CMOS Frequentemente hii necessidade da gera=ao de sinais retangulares com niveJ 10gico CMOS. 0 oscilador da Figu

Add a comment

Related presentations

Related pages

Eletrônica Digital - Teoria e Laboratório - saraiva.com.br

As ofertas são válidas por tempo determinado e/ou enquanto durarem os estoques. Nosso serviço de entregas não permite encomendas feitas com ...
Read more

[Livro] Eletrônica Digital – Teoria e Laboratório

[Livro] Eletrônica Digital – Teoria e Laboratório 13:37 | Elétrica - Livros, Eletrônica - Apostilas, Eletrônica em geral.
Read more

Eletrônica Digital: Teoria e Laboratório | AZ Cursos

Últimas. Android Tatser App Download; Android Jott Messenger Download; Palringo app download; Android iBulas Medicamentos app Download; Android: Intel ...
Read more

Eletrônica Digital – Teoria e Laboratório | HS Downs ...

Eletrônica Digital – Teoria e Laboratório. ... memórias e suas aplicações e finalmente conversores digital/analógico e analógico/digital. ...
Read more

EngeBook ::.. - Eletrônica Digital - Teoria e Laboratório

Compre Eletrônica Digital - Teoria e Laboratório a super preços só na EngeBook, o melhor local para encontrar Eletrônica Digital - Teoria e ...
Read more

Eletronica Digital Teoria e Laboratório Paulo Alves Garcia ...

Baixe grátis o arquivo Eletronica Digital Teoria e Laboratório Paulo Alves Garcia enviado ... LEACH, D. P. Eletronica Digital no Laboratorio. Sao ...
Read more

Eletronica Digital - teoria e Laboratorio | ELETRO AQUILA

Leave a Reply. Deixe suas dúvidas ou comentários aqui. Tão breve recebamos, retornaremos. Não esqueça de deixar seu e-mail para contato!
Read more

Aula 01 - Ciência da Computação

... Jose Sidnei Colombo. "Eletrônica Digital - Teoria e Laboratório". 1ª Edição ... sites.google.com/a/ifmg.edu.br/otavio-gomes/eletronica-digital ...
Read more

Eletrônica Digital: Teoria e Laboratório – Paulo Alves ...

Eletrônica Digital: Teoria e Laboratório ... memórias e suas aplicações e finalmente conversores digital/analógico e analógico/digital. ...
Read more

Livro - Eletrônica Digital: Teoria e Laboratório ...

Livro - Eletrônica Digital: Teoria e Laboratório (Cód. Item 141358) (Cód EAN 9788536501093) Outros produtos Editora Érica
Read more